该资源为电脑版，暂无安卓版
Questasim10破解版是一款非常专业的高级仿真模拟软件，该软件支持基于PSL，SystemVerilog语言断言的功能验证，另外还拥有简洁的操作界面，使用起来也很方便，例如单击加号以显示设计层次结构，下面小编为大家更好的方便大家，带来了这款破解版，教程如下，有需要的欢迎下载！
1、下载以后得到两个执行程序，点击questa_sim-win64-10.4e.exe启动进入安装界面
2、如图所示，提示安装的欢迎界面，你可以点击next继续设置安装的内容
3、提示安装的地址设置，你可以默认软件的安装地址C:questasim64_10.4e，点击下一步
4、提示你是否需要建立安装的文件夹，点击是
5、显示软件的协议内容，点击同意就可以开始安装软件
6、如图所示，现在软件已经开始安装了，等待安装完毕即可
7、提示是否需要在你桌面设置图标，点击是
8、您是否将HW安全密钥连接到计算机上的并行端口或USB端口以启用许可?否
9、提示软件安装结束，点击完成退出安装
10、打开Patch文件夹，复制里面的MentorKG.exe以及patch64_dll.bat到软件的安装地址
11、启动patch64_dll.bat，等待几秒钟会出现一个LICENSE.TXT文件，将其另外保存
12、如图所示，点击文件将其另存为C:questasim64_10.4ewin64LICENSE.TXT
13、你需要为软件设置一个变量，点击“此电脑-属性-高级设置-环境变量”
14、在系统变量新建一个内容，输入相关的参数
15、输入变量名：LM_LICENSE_FILE，变量值：C:questasim64_10.4ewin64LICENSE.TXT，点击确定
16、随后启动Questasim软件，可以正常进入软件就说明激活完毕，如果点击.bat不出现LICENSE.TXT，可以关闭运行界面重新启动patch64_dll.bat，点击回车
17、这里是新版的功能界面，可以查看更新的内容
1、内建单内核仿真器支持SystemVerilog、verilog、VHDL、PSL以及SystemC
2、内建约束解释器支持Constrained-random激励生成，以实现Testbench-Automation
3、支持基于PSL，SystemVerilog语言断言的功能验证，支持业界最著名的0-in Checkware 断言库功能验证
4、集成化支持功能覆盖率检查与分析
5、高性能的RTL和Gate-level仿真速度
6、支持用SystemVerilog和SystemC实现高层次testbench设计与调试
保护您的源代码
Questa SIM的加密解决方案允许IP作者为各种EDA工具和设计流程提供加密的IP代码。例如，您可以在保持实现私有的同时使模块端口，参数和指定块公开可见。
Questa SIM通过受保护的加密包络来支持VHDL，Verilog和SystemVerilog IP代码加密。 VHDL加密由IEEE Std 1076-2008第24.1节(标题为“保护工具指令”)和附录H第H.3节(标题为“数字包络”)定义。 Verilog加密由IEEE Std 1364-2005第28节定义;和SystemVerilog加密由IEEE Std 1800-2012第34节定义(两个部分的标题都是“受保护的信封”)。数字包络使用模型，如这些标准的附录H第H.3节所示，是VHDL的“保护和Verilog”编译指示保护编译器指令用户的推荐方法。我们建议您获取这些规格以供参考。
Questa SIM支持IEEE P1735-2014工作组推荐的“版本1”，用于不同加密和解密工具之间的加密互操作性。它解决了HDL标准的使用模型，算法选择，约定和微小修正，以实现有用的互操作性。
IEEE Std 1735-2014是对“源保护”的单独Verilog和VHDL定义的澄清，适用于这两种语言。它解决了为Verilog和VHDL不完全定义的可互操作(即数字包络概念)部分。它还描述了“保护”涉及使用标准算法将原始源代码加密/编码为表单的想法，以便任何兼容工具都可以使用此表单。
对于Questa SIM，这种“形式”实际上是两种“形式”。
第一种形式是一个文本文件，其中包含输入原始纯文本HDL源文件的转换版本。
第二种形式是编译的设计单元的受保护版本。
Verilog和SystemVerilog的Questa SIM vencrypt实用程序将只生成文本文件。它不会将任何内容编译到库中，也不会处理宏或处理通常的Verilog开关。 Verilog / SystemVerilog编译命令vlog + protect将生成文本文件并将它们编译到库中，并将处理宏(以及所有其他常用的vlog参数)。
VHDL的Questa SIM vhencrypt实用程序与vencrypt实用程序的工作方式相同(尽管VHDL没有宏)。 VHDL编译命令vcom + protect的工作方式与vlog相同。
Questa SIM还支持使用vcom / vlog -nodebug命令从用户的角度隐藏源代码的编译形式。
使用vopt优化设计
默认情况下，Questa SIM会对您的设计执行内置优化，以最大限度地提高模拟器性能。 与非优化运行相比，这些优化可以提高性能。
优化将限制设计对象的可见性，但您可以提高任何对象的可见性以进行调试，如“为调试目的保留对象可见性”一节中所述。
VHDL的编译和仿真 - 如何编译，优化和模拟VHDL设计
TextIO包 - 使用Questa SIM提供的TextIO包
VITAL使用和合规性 - 实施用于ASIC建模的VITAL(针对ASIC库的VHDL计划)规范
VHDL Utilities Package(util) - 使用Questa SIM提供的特殊内置实用程序包(Util Package)
建模内存 - 使用VHDL变量或受保护类型而不是内存设计信号的优势。
VHDL访问对象调试 - 记录访问类型变量将自动记录变量值在模拟期间指向的任何指定对象
1、改进了SystemVerilog TB / OVM / UVM的性能和错误消息
2、改进了VHDL和混合VHDL/Verilog的性能
3、提高了Altera和Xilinx VHDL库组件的性能
4、新增加的工具栏用于改善GUI(这由编辑首选项控制)
5、对VHDL动态访问类型的新调试支持